PLL: Yes, מטרה עיקרית: Ethernet, קֶלֶט: Clock, תְפוּקָה: CML, CMOS, LVDS, LVPECL, מספר מעגלים: 1, יחס - קלט: פלט: 2:2,
