סוּג: Clock Generator, PLL: No, קֶלֶט: CML, LVPECL, SSTL, תְפוּקָה: LVCMOS, LVTTL, מספר מעגלים: 1, יחס - קלט: פלט: 1:10,
סוּג: Clock Multiplier, Zero Delay Buffer, PLL: Yes with Bypass, קֶלֶט: LVCMOS, LVTTL, תְפוּקָה: LVCMOS, LVTTL, מספר מעגלים: 1, יחס - קלט: פלט: 2:8,
סוּג: Clock Generator, PLL: Yes with Bypass, קֶלֶט: LVCMOS, LVTTL, Crystal, תְפוּקָה: LVCMOS, LVTTL, מספר מעגלים: 1, יחס - קלט: פלט: 2:16,
סוּג: Clock Multiplier, PLL: Yes with Bypass, קֶלֶט: HCSL, LVDS, LVHSTL, LVPECL, SSTL, תְפוּקָה: LVDS, מספר מעגלים: 1, יחס - קלט: פלט: 3:2,
סוּג: Clock Generator, PLL: Yes with Bypass, קֶלֶט: HCSL, LVDS, LVHSTL, LVPECL, SSTL, תְפוּקָה: LVDS, מספר מעגלים: 1, יחס - קלט: פלט: 2:5,
סוּג: Clock Generator, PLL: Yes with Bypass, קֶלֶט: HCSL, LVDS, LVHSTL, LVPECL, SSTL, תְפוּקָה: LVDS, מספר מעגלים: 1, יחס - קלט: פלט: 1:1,
סוּג: Clock Generator, PLL: No, קֶלֶט: HCSL, LVDS, LVHSTL, LVPECL, SSTL, תְפוּקָה: LVDS, מספר מעגלים: 1, יחס - קלט: פלט: 1:1,
סוּג: Zero Delay, Multiplier, Divider, PLL: Yes with Bypass, קֶלֶט: HCSL, LVDS, LVHSTL, LVPECL, SSTL, תְפוּקָה: LVPECL, מספר מעגלים: 1, יחס - קלט: פלט: 2:6,
סוּג: Clock Generator, PLL: Yes with Bypass, קֶלֶט: CML, LVPECL, SSTL, תְפוּקָה: LVPECL, מספר מעגלים: 1, יחס - קלט: פלט: 1:13,
סוּג: Clock Generator, PLL: Yes with Bypass, קֶלֶט: HCSL, LVCMOS, LVDS, LVHSTL, LVPECL, LVTTL, SSTL, תְפוּקָה: LVPECL, מספר מעגלים: 1, יחס - קלט: פלט: 2:14,
סוּג: Clock Generator, PLL: Yes with Bypass, קֶלֶט: HCSL, LVDS, LVHSTL, LVPECL, SSTL, תְפוּקָה: LVPECL, מספר מעגלים: 1, יחס - קלט: פלט: 1:2,
סוּג: Clock Generator, PLL: Yes with Bypass, קֶלֶט: Crystal, תְפוּקָה: LVPECL, מספר מעגלים: 1, יחס - קלט: פלט: 1:14,
סוּג: Clock Generator, PLL: No, קֶלֶט: HCSL, LVDS, LVHSTL, LVPECL, SSTL, תְפוּקָה: LVPECL, מספר מעגלים: 1, יחס - קלט: פלט: 2:4,
סוּג: Clock Generator, PLL: No, קֶלֶט: HCSL, LVDS, LVHSTL, LVPECL, SSTL, תְפוּקָה: ECL, LVPECL, מספר מעגלים: 1, יחס - קלט: פלט: 1:1,
סוּג: Clock Generator, PLL: No, קֶלֶט: CML, LVDS, LVPECL, SSTL, תְפוּקָה: LVPECL, מספר מעגלים: 1, יחס - קלט: פלט: 2:15,
סוּג: Clock Generator, PLL: Yes with Bypass, קֶלֶט: HCSL, LVDS, LVHSTL, LVPECL, SSTL, תְפוּקָה: HSTL, מספר מעגלים: 1, יחס - קלט: פלט: 1:1,
סוּג: Clock Generator, PLL: No, קֶלֶט: HCSL, LVDS, LVHSTL, LVPECL, SSTL, תְפוּקָה: HCSL, LVCMOS, LVTTL, מספר מעגלים: 1, יחס - קלט: פלט: 1:9,
סוּג: Clock Generator, PLL: No, קֶלֶט: HCSL, LVDS, LVHSTL, LVPECL, SSTL, תְפוּקָה: HCSL, LVCMOS, LVTTL, מספר מעגלים: 1, יחס - קלט: פלט: 1:7,
סוּג: Clock Generator, Fanout Distribution, Multiplexer, PLL: No, קֶלֶט: LVCMOS, LVTTL, תְפוּקָה: LVCMOS, LVTTL, מספר מעגלים: 1, יחס - קלט: פלט: 1:20,
סוּג: Clock Generator, Fanout Distribution, Multiplexer, PLL: No, קֶלֶט: LVCMOS, LVTTL, תְפוּקָה: LVCMOS, מספר מעגלים: 1, יחס - קלט: פלט: 1:20,
סוּג: Fanout Distribution, Jitter Attenuator, Multiplexer, Zero Delay Buffer, PLL: Yes with Bypass, קֶלֶט: CML, LVDS, LVPECL, SSTL, תְפוּקָה: LVDS, מספר מעגלים: 1, יחס - קלט: פלט: 2:4,
